

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00110

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G05F 1/56		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G05F 1/445, 1/56, 1/613, 1/618 G01R 31/26 H03H 7/06		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Toroku Jitsuyo Shinan Koho 1994-2001		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP, 11-24766, A (NEC Corporation), 29 January, 1999 (29.01.99), right column, line 4 to left column, line 36; Fig. 4, & CN, 1208991 & KR, 99007415 & US, 6147549	1, 19, 20 2-18, 21-40
Y A	CD-ROM of the specification and drawings annexed to the request of Japanese Utility Model Application No.20332/1993 (Laid-open No.80345/1994) (Matsushita Electric Ind. Co., Ltd.), 08 November, 1994 (08.11.94), page 3, lines 18 to 26; Fig. 2 (a) (Family: none)	1, 19, 20 2-18, 21-40
Y A	JP, 9-55637, A (Nippon Avionics Co., Ltd.), 25 February, 1997 (25.02.97), page 2, right column, lines 17 to 24; Fig. 1 (Family: none)	20 1-19, 21-40
A	JP, 10-327036, A (Sanden Audio System K.K.), 08 December, 1998 (08.12.98), page 2, right column, line 41 to page 3, left column, line 16; Fig. 2 (Family: none)	1-40
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "Z" document member of the same patent family		
Date of the actual completion of the international search 04 April, 2001 (04.04.01)		Date of mailing of the international search report 17 April, 2001 (17.04.01)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00110

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 11-153641, A (ANDO ELECTRIC CO., LTD.), 08 June, 1999 (08.06.99), Fig. 2 (Family: none)	1-40

国際調査報告

(法8条、法施行規則第40、41条)

[PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 AD-0118PCT	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。		
国際出願番号 PCT/JPO1/00110	国際出願日 (日.月.年) 12.01.01	優先日 (日.月.年) 12.01.00	
出願人(氏名又は名称) 株式会社アドバンテスト			

国際調査機関が作成したこの国際調査報告を法施行規則第41条(PCT18条)の規定に従い出願人に送付する。
この写しは国際事務局にも送付される。

この国際調査報告は、全部で 3 ページである。

☐ この調査報告に引用された先行技術文献の写しも添付されている。

1. 国際調査報告の基礎

a. 言語は、下記に示す場合を除くほか、この国際出願がされたものに基づき国際調査を行った。

☐ この国際調査機関に提出された国際出願の翻訳文に基づき国際調査を行った。

b. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際調査を行った。

☐ この国際出願に含まれる書面による配列表

☐ この国際出願と共に提出されたフレキシブルディスクによる配列表

☐ 出願後に、この国際調査機関に提出された書面による配列表

☐ 出願後に、この国際調査機関に提出されたフレキシブルディスクによる配列表

☐ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった。

☐ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記載した配列が同一である旨の陳述書の提出があった。

2. ☐ 請求の範囲の一部の調査ができない(第I欄参照)。

3. ☐ 発明の単一性が欠如している(第II欄参照)。

4. 発明の名称は ☒ 出願人が提出したものを承認する。

☐ 次に示すように国際調査機関が作成した。

5. 要約は ☒ 出願人が提出したものを承認する。

☐ 第III欄に示されているように、法施行規則第47条(PCT規則38.2(b))の規定により国際調査機関が作成した。出願人は、この国際調査報告の発送の日から1カ月以内にこの国際調査機関に意見を提出することができる。

6. 要約書とともに公表される図は、
第 14 図とする。 ☒ 出願人が示したとおりである。

☐ なし

☐ 出願人は図を示さなかった。

☐ 本図は発明の特徴を一層よく表している。

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl ⁷ G05F 1/56			
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl ⁷ G05F 1/445, 1/56, 1/613, 1/618 G01R 31/26 H03H 7/06			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2001年 日本国実用新案登録公報 1996-2001年 日本国登録実用新案公報 1994-2001年			
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y A	JP, 11-24766, A (日本電気株式会社) 29. 1月. 1 999 (29. 01. 99) 右欄第4行-左欄第36行, 第4図 & CN, 1208991 & KR, 99007415 & US, 6147549	1, 19, 20 2-18, 21-40	
Y A	日本国実用新案登録出願5-20332号 (日本国実用新案登録出 願公開6-80345号) の願書に添付した明細書及び図面の内容 を記録したCD-ROM (松下電器産業株式会社) 08. 11月. 1994 (08. 11. 94) 第3頁第18行-第26行, 第2図 (a) (ファミリーなし)	1, 19, 20 2-18, 21-40	
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献	
国際調査を完了した日 04. 04. 01		国際調査報告の発送日 1 7.04.01	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 牧 初 印 3V 2917 電話番号 03-3581-1101 内線 3356	

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP, 9-55637, A (日本アビオニクス株式会社) 25. 2 月. 1997 (25. 02. 97) 第2頁右欄第17行-第24 行, 第1図 (ファミリーなし).	20 1-19, 21-40
A	JP, 10-327036, A (有限会社ザンデンオーディオシス テム) 08. 12月. 1998 (08. 12. 98) 第2頁右欄第 41行-第3頁左欄第16行, 第2図 (ファミリーなし)	1-40
A	JP, 11-153641, A (安藤電気株式会社) 08. 6月. 1999 (08. 06. 99) 第2図 (ファミリーなし)	1-40

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2001年7月19日 (19.07.2001)


PCT

(10) 国際公開番号
WO 01/52012 A1

- (51) 国際特許分類: G05F 1/56 (72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 橋本好弘
(21) 国際出願番号: PCT/JP01/00110 (HASHIMOTO, Yoshihiro) [JP/JP]; 〒179-0071 東京都
練馬区旭町1丁目32番1号 株式会社 アドバンテスト
(22) 国際出願日: 2001年1月12日 (12.01.2001) 内 Tokyo (JP).
(25) 国際出願の言語: 日本語 (74) 代理人: 龍華明裕 (RYUKA, Akihiro); 〒160-0022 東京
都新宿区新宿1丁目24番12号 東信ビル6階 Tokyo (JP).
(26) 国際公開の言語: 日本語 (81) 指定国 (国内): CN, DE, KR, US.
(30) 優先権データ: 添付公開書類:
特願2000-3970 2000年1月12日 (12.01.2000) JP ー 国際調査報告書
(71) 出願人 (米国を除く全ての指定国について): 株式会
社 アドバンテスト (ADVANTEST CORPORATION)
[JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号
Tokyo (JP).
2文字コード及び他の略語については、定期発行される
各PCTガゼットの巻頭に掲載されている「コードと略語
のガイダンスノート」を参照。

(54) Title: CONSTANT VOLTAGE SUPPLY CIRCUIT, SUBSTRATE OF CONSTANT VOLTAGE SUPPLY CIRCUIT, AND METHOD OF APPLYING CONSTANT VOLTAGE

(54) 発明の名称: 定電圧電源回路、定電圧電源回路基板および定電圧印加方法



(57) Abstract: A constant voltage supply circuit comprises a constant voltage circuit, which includes an operational amplifier for applying voltage to load and a feedback circuit for feeding back output voltage to the operational amplifier; a first inductor provided between the constant voltage circuit and the load; and a first bypass capacitor having one end connected between the first inductor and the load and the other end connected to a constant potential part. A compensation circuit includes a second resistor, a second inductor, and a second bypass capacitor, which are connected together on one end. The other end of the second resistor is connected to the first inductor on the constant voltage circuit side, the other end of the second inductor is connected to the first inductor on the load side, and the other end of the second bypass capacitor is connected to the constant potential part.

[続葉有]

WO 01/52012 A1

明 細 書

定電圧電源回路、定電圧電源回路基板および定電圧印加方法

5 技術分野

本発明は、定電圧電源回路、定電圧電源回路基板および定電圧印加方法に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。

10 特願 2000-3970 出願日 平成12年1月12日

背景技術

半導体試験装置が半導体素子等の負荷に定電圧を印加し、電流値を測定する半導体集積回路の電氣的試験がある。このような半導体試験装置には、負荷に定電圧を
15 印加するための定電圧電源回路が必要である。しかし、負荷が待機状態から動作状態へ移行した場合には、定電圧電源回路から負荷へ電流が流れ出す。よって、半導体素子付近の定電圧電源回路内の電圧が低下する。

一般的に、定電圧電源回路には、演算増幅器および帰還回路が設けられている。従って、帰還回路が出力電圧を演算増幅器に帰還させることにより、電圧の変動を
20 抑制することができる。しかし、半導体集積回路の高速化により、高い周波数領域での電氣的試験が要求される。そのため、帰還回路による出力電圧の帰還が電圧の変動に追従できない場合が生ずる。

そこで、定電圧電源回路内における負荷の付近の電圧が低下するのを抑制するため、負荷の付近にバイパスコンデンサを設けている。バイパスコンデンサは、負荷
25 の付近に設けられているため、帰還回路よりも速く出力電圧を補うことができる。したがって、半導体集積回路の高速化に伴う高い動作周波数の領域での電氣的試験に対応できる。

しかし、バイパスコンデンサは負荷の付近に設けられるため、その面積を小さく

負荷に対して電圧を印加する演算増幅器と出力電圧を演算増幅器に帰還させる帰還回路とを有する定電圧印加回路、定電圧印加回路および負荷の間に設けられた第1インダクタンス部材並びに、第1インダクタンス部材と負荷との間に一端が接続され、定電位部に他端が接続される第1バイパスコンデンサ、を備える。

- 5 好適には、第1バイパスコンデンサから負荷までのインダクタンスが、前記定電圧印加回路から前記負荷までのインダクタンスよりも小さい。

本発明による定電圧電源回路の第2の実施の形態によれば、定電圧電源回路は、定電圧電源回路の第1の実施の形態に加え、第1インダクタンス部材と並列に接続する第1抵抗器をさらに備える。

- 10 本発明による定電圧電源回路の第3の実施の形態によれば、定電圧電源回路は、定電圧電源回路の第1の実施の形態に加え、それぞれの一端が互いに接続された第2抵抗器、第2インダクタンス部材および第2バイパスコンデンサを有する補償回路をさらに備え、第2抵抗器の他端が第1インダクタンス部材の定電圧印加回路側へ接続され、第2インダクタンス部材の他端が第1インダクタンス部材の負荷側へ接続され、第2バイパスコンデンサの他端が定電位部に接続されている。
- 15 好適には、第2バイパスコンデンサから負荷までのインダクタンスが、第1バイパスコンデンサから負荷までのインダクタンスよりも大きい。
- 好適には、第2バイパスコンデンサの容量は、第1バイパスコンデンサの容量よりも大きい。

- 20 好適には、第2インダクタンス部材のインダクタンスは、第1インダクタンス部材のインダクタンスよりも小さい。

第1バイパスコンデンサから負荷までのインダクタンスまたは第2バイパスコンデンサから負荷までのインダクタンスのうち少なくとも一方は、それぞれのバイパスコンデンサから負荷までの回路配線のインダクタンスであってもよい。

- 25 第1インダクタンス部材または第2インダクタンス部材の少なくとも一方が、回路配線であってもよい。

また、第1バイパスコンデンサから負荷までのインダクタンスおよび第2バイパスコンデンサから負荷までのインダクタンスは、第1バイパスコンデンサまたは第

第1インダクタンス部材、前記第2インダクタンス部材または前記第3インダクタンス部材のうち少なくとも一方は、回路配線であつてもよい。

第2バイパスコンデンサから負荷までのインダクタンス、第1バイパスコンデンサから負荷までのインダクタンス、および第3バイパスコンデンサから負荷までのインダクタンスは、それぞれのバイパスコンデンサから負荷までの回路配線のインダクタンスであり、かつ第1インダクタンス部材、第2インダクタンス部材および第3インダクタンス部材が、回路配線であつてもよい。

本発明による定電圧電源回路基板の第1の実施の形態によれば、定電圧電源回路基板は、負荷に対して電圧を印加する演算増幅器と、出力電圧を演算増幅器に帰還させる帰還回路とを有する定電圧印加回路、定電圧印加回路および負荷の間に設けられた第1インダクタンス部材並びに、第1インダクタンス部材と負荷との間に一端が接続され、定電位部に他端が接続される第1バイパスコンデンサ、を備える。第1バイパスコンデンサは、定電圧印加回路よりも負荷に近い位置に配置される。

好適には、第1インダクタンス部材は、回路配線である。

本発明による定電圧電源回路基板の第2の実施の形態によれば、定電圧電源回路基板は、それぞれの一端が互いに接続された第2抵抗器、第2インダクタンス部材および第2バイパスコンデンサを有する第1補償回路であつて、第2抵抗器の他端が第1インダクタンス部材の定電圧印加回路側へ接続され、第2インダクタンス部材の他端が第1インダクタンス部材の負荷側へ接続され、第2バイパスコンデンサの他端が定電位部に接続されている第1補償回路、をさらに備える。第2バイパスコンデンサは、第1バイパスコンデンサよりも負荷から遠い位置に配置される。

第1バイパスコンデンサから負荷までのインダクタンスまたは第2バイパスコンデンサから負荷までのインダクタンスのうち少なくとも一方は、それぞれのバイパスコンデンサから負荷までの回路配線のインダクタンスであつてもよい。

第1インダクタンス部材または第2インダクタンス部材の少なくとも一方が、回路配線であつてもよい。

第1バイパスコンデンサから負荷までのインダクタンス、および第2バイパスコンデンサから負荷までのインダクタンスが、それぞれ第1バイパスコンデンサから

好適には、第2バイパスコンデンサの容量は、第1バイパスコンデンサの容量よりも大きく、かつ第3バイパスコンデンサの容量は、第2バイパスコンデンサの容量よりも大きい。好適には、第3インダクタンス部材のインダクタンスは、第2インダクタンス部材のインダクタンスよりも大きく、かつ第1インダクタンス部材のインダクタンスよりも小さい。好適には、第1バイパスコンデンサ、第2バイパスコンデンサまたは第3バイパスコンデンサのうち少なくとも一のバイパスコンデンサは、負荷の周辺に配置される。回路配線の少なくとも一部分が、負荷の周囲を囲んでもよい。

第1バイパスコンデンサから負荷までの配線、第2バイパスコンデンサから負荷までの配線、または第3バイパスコンデンサから負荷までの配線のうち少なくとも一の配線の少なくとも一部分が、絶縁部材を介して他の配線と重畳するように形成されてもよい。

第1バイパスコンデンサから負荷までの配線、第2バイパスコンデンサから負荷までの配線、または第3バイパスコンデンサから負荷までの配線のうち少なくとも一の配線の少なくとも一部分が、絶縁部材を介して、第1バイパスコンデンサ、第2バイパスコンデンサ、または第3バイパスコンデンサと重畳するように形成されてもよい。

第1バイパスコンデンサから負荷までの配線、第2バイパスコンデンサから負荷までの配線、または第3バイパスコンデンサから負荷までの配線のうち少なくとも一の配線の少なくとも一部分が、負荷と重畳するように形成されていてもよい。

また、本発明による定電圧印加方法によれば、負荷に対して印加すべき電圧を生成する演算増幅器、及び演算増幅器が出力する出力電圧を演算増幅器に帰還させる帰還回路とを有する定電圧印加回路を用いて電圧を発生するステップと、定電圧印加回路および負荷の間に設けられた第1インダクタンス部材を介して負荷に電圧を印加するステップと、第1インダクタンス部材と負荷との間に一端が接続され、定電位部に他端が接続される第1バイパスコンデンサを用いて負荷に電流を供給するステップと、第1インダクタンス部材を介して第1バイパスコンデンサを充電するステップとを備える。

接続し、他端を定電圧部に接続されているバイパスコンデンサをさらに備える定電圧電源回路の図を示す。

図 18 は、負荷の図を示す。

図 19 は、負荷の周辺に配置されたバイパスコンデンサおよび定電圧印加回路
5 の出力が接続される端子の図を示す。

図 20 は、図 19 のバイパスコンデンサ等に定電圧印加回路から負荷への回路配線を形成した状態の図を示す。

図 21 は、補償回路のバイパスコンデンサ、インダクタンス部材および抵抗器を形成した状態の図を示す。

10 図 22 は、第 2 の補償回路のバイパスコンデンサ、インダクタンス部材および抵抗器を形成した状態の図を示す。

発明を実施するための最良の形態

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の
15 組み合わせの全てが発明の解決手段に必須であるとは限らない。

図 1 は、本発明の一実施例における定電圧電源回路 100 を示す。電源 110 が、演算増幅器 120 を介して、負荷 130 に所定の出力電圧を印加する。帰還回路 140 は、出力電圧を演算増幅器 120 に負帰還させる。それによって、出力電圧が
20 変動した場合に、演算増幅器 120 が出力電圧を所定の定電圧に戻す作用をする。出力電圧は、一時的に変化するが、帰還回路 140 を介して演算増幅器 120 によって、所定の出力電圧に戻る。抵抗器 174 および抵抗器 176 は、伝達関数および帰還率を決定する。電流測定用抵抗器 172 は、定電圧電源回路 100 から負荷 130 へ供給される電流を測定するために使用される。バイパスコンデンサ 160
25 は、好ましくは、定電圧電源回路 100 内における負荷 130 の付近に配備される。それによって、負荷 130 に供給される電流が変化したときに、即座にある程度の電流を補償し、出力電圧が降下するのを防止する。電流測定用抵抗器 172 およびバイパスコンデンサ 160 の CR 回路による出力電圧の発振を防止するため、電流測

下は出力電圧に対してさらに顕著になる。従って、例えば、半導体集積回路は高集積化に伴い、半導体集積回路へ印加する出力電圧の電圧降下の影響がさらに大きくなる。

また、近時において、半導体集積回路は高速化されている。よって、負荷 130 が待機状態から動作状態に移行する周期、即ち、動作周波数も高くなる。従って、変動した出力電圧を帰還回路 140 および演算増幅器 120 によって所定の電圧値に戻すまでの周期が、動作周波数に追従できない場合がある。それによって、所定の出力電圧を負荷 130 に印加できなくなり、測定誤差や誤作動の原因になる。

そこで、高速化された半導体集積回路に対処するために、負荷 130 の付近にバイパスコンデンサ 160 が設けられている。バイパスコンデンサ 160 は、負荷 130 の付近に配置されているため、出力電圧の変化に対して即座に対処し、電流を供給することができる。それによって、出力電圧の周期の早い変化が、ある程度緩和される。

しかし、バイパスコンデンサ 160 は、負荷 130 の付近に配置されているため、物理的に大きなコンデンサにすることができない。即ち、バイパスコンデンサ 160 は、大容量のコンデンサにすることができない。従って、電流の大きな変化に対し、負荷 130 への十分な電流を供給することが困難である。

図 2 は、図 1 の定電圧電源回路 100 から、補償回路 1000、インダクタンス部材 180、バイパスコンデンサ 160、電流測定用抵抗器 172、位相補正用コンデンサ 164 を省いた構成を示す。即ち、図 2 は、電源 110 から演算増幅器 120 を介して負荷 130 に定電圧を印加する定電圧電源回路を示す（ただし、インダクタンス部材 180 が回路配線の場合は、実質的にインダクタンスは存在する）。出力電圧が帰還回路 140 を介して演算増幅器 120 の反転入力端子に帰還させている。従って、図 2 に示す回路は、負帰還回路になっている。

図 3 は、演算増幅器 120 の周波数特性の概略図を示す。演算増幅器内には、一般に、抵抗および容量が存在する。演算増幅器内のこの抵抗および容量によって低域通過フィルタが構成される。また、一般に、演算増幅器は、負帰還回路としての安定性を得るために、1 次遅れに近い特性につくられている。従って、図 3 に示す

性の影響のみでは、90度以下である。

- 一方、2次遅れ特性の場合は、即ち、周波数特性の傾きが -12dB/oct の場合は、一般に、入力信号に対して出力信号は180度まで位相が遅れる。よって、入力信号と出力信号との位相差は180度までずれる。従って、電源110からの入力電圧と帰還回路140から帰還される出力電圧との位相差は、演算増幅器120の周波数特性に電流測定用抵抗器172とバイパスコンデンサ160とのCR回路の周波数特性が重畳することにより、180度までずれる場合がある。

- ここで、帰還回路140は、出力電圧を反転入力端子に帰還させる負帰還回路である。従って、電源110からの入力電圧と帰還回路140から帰還される出力電圧との位相差が90度以下である場合には、電源110からの入力電圧に対して帰還回路140から帰還される出力電圧が、遅れの応答時間差のみを有している。即ち、帰還回路140から帰還される出力電圧は、入力電圧の振幅を減ずる方向に作用する。従って、出力電圧の変化に対して、演算増幅器120および帰還回路140は、出力電圧を一定値に収束させるので安定である。

- 15 一方で、電源110からの入力電圧と帰還回路140から帰還される出力電圧との位相差が90度以上である場合には、電源110からの入力電圧に対して帰還回路140から帰還される出力電圧が、進みの応答時間差を含む。即ち、帰還回路140から帰還される出力電圧は、入力電圧の振幅を増す方向に作用する場合が生ずる。従って、出力電圧の変化に対して、演算増幅器120および帰還回路140は、
20 出力電圧を一定値に収束させないので不安定になる。

- 一般に、回路の安定性は、利得が0dBのときにおける回路の周波数特性の曲線の傾きによって判別される。即ち、入力信号と出力信号との振幅が等しいときに、入力信号と出力信号との位相差が90度以下である場合には、出力信号は、入力電圧の振幅を減ずる方向に作用する。従って、回路は安定する。一方で、入力信号と出力信号との振幅が等しいときに、入力信号と出力信号との位相差が90度以上である場合には、出力信号は、入力電圧の振幅を増す方向に作用する。従って、回路は不安定になる。

しかし、図6のような定電圧電源回路には、抵抗器174（抵抗値は、 R_{174} とす

て示している。

図 1 1 および図 1 2 は、図 1 0 の定電圧電源回路の周波数特性の概略図を示す。

図 1 1 および図 1 2 では、配線抵抗 1 7 0 が存在することによる影響が現れている。

位相補正用コンデンサ 1 6 4 は、高い周波数領域において、電流測定用抵抗器 1 7

5 2 とバイパスコンデンサ 1 6 0 との CR 回路の影響を無くす。しかし、配線抵抗 1 7

0 が存在する。配線抵抗 1 7 0 は、電流測定用抵抗器 1 7 2 に比べ抵抗値は非常に

低い。そのため、周波数 f_1 よりも低い周波数領域においては、配線抵抗 1 7 0 とバ

イパスコンデンサ 1 6 0 との CR 回路の周波数特性は現れてない。しかしながら、周

波数 f_1 よりも高い周波数 f_3 において、配線抵抗 1 7 0 とバイパスコンデンサ 1 6

10 0 との CR 回路の周波数特性が現れる場合が生じる。

負荷 1 3 0 の動作周波数が f_3 より十分に低い場合には、図 1 1 に示すように、点

P における周波数特性の曲線の傾きは、 -6dB/oct である。従って、図 1 0 の定電圧

電源回路は安定である。

しかし、近時において、半導体集積回路は、益々高速化されている。従って、半

15 導体集積回路の試験装置も、半導体集積回路の高速化に伴い、高い周波数領域での

試験を安定に行えることが必要である。また、スループットを上げるためにも、半

導体集積回路の試験装置のさらなる高速化が望まれる。

そこで、演算増幅器 1 2 0 の利得を増加させることによって、周波数 f_3 より高い

周波数領域での負荷 1 3 0 の試験に対応できるようにする。しかし、図 1 0 の定電

20 圧電源回路では、図 1 2 に示す周波数特性になる。図 1 2 では、点 P における周波

数特性の曲線の傾きが、 -12dB/oct である。よって、図 1 0 の定電圧電源回路は、

不安定になる。従って、配線抵抗 1 7 0 が存在することによって、定電圧電源回路

は、周波数 f_3 よりも高い周波数領域での安定した試験を行うことができない。

また、バイパスコンデンサ 1 6 0 の容量を小さくするに従い、周波数 f_3 はより高

25 い周波数になる。従って、バイパスコンデンサ 1 6 0 の容量を小さくすることによ

り、配線抵抗 1 7 0 とバイパスコンデンサ 1 6 0 との CR 回路の影響が現れる周波数

を高めることができる。しかし、バイパスコンデンサ 1 6 0 の容量を小さくすると、

負荷 1 3 0 の動作による出力電圧の変動を十分に補償することができない。従って、

バイパスコンデンサ 160 よりも物理的に大きな容量にすることができる。

- 以下に負荷 130 の動作による出力電圧の変化を、バイパスコンデンサ 160 およびバイパスコンデンサ 162 がどのように補償するかを記述する。例えば、負荷 130 が、待機状態から動作状態へ移行した場合に、大きな電流が定電圧電源回路 100 から負荷 130 へ流れる。それによって、定電圧電源回路 100 の出力電圧が降下しようとする。このとき、まず、インダクタンス部材 180 やインダクタンス部材 184 のインダクタンスに比較して、微小であるインダクタンス 182 を介して、バイパスコンデンサ 160 が負荷 130 へ電流を供給する。それによって、負荷 130 の動作に対し即座に、出力電圧の降下を補償する。しかし、バイパスコンデンサ 160 は容量が小さいので、十分に出力電圧の降下を補償することができない。そこで、次に、バイパスコンデンサ 162 が、インダクタンス部材 184 を介して負荷 130 に電流を供給する。それによって、出力電圧が降下するのを補償する。次に、定電圧印加回路 101 が、帰還回路 140 および演算増幅器 120 によって補正された所定の出力電圧を、インダクタンス部材 180 を介して負荷 130 へ印加する。従って、バイパスコンデンサ 160 およびバイパスコンデンサ 162 が、ある時間差をもって段階的に出力電圧を補償する。よって、負荷 130 の動作による出力電圧の電圧降下が緩和される。バイパスコンデンサ 162 は、物理的にある程度大きな容量にすることができるので、十分に出力電圧の降下の補償をすることができる。
- 一方、バイパスコンデンサ 160 およびバイパスコンデンサ 162 は、互いに並列に接続されている。従って、定電圧印加回路 101 にとっては、バイパスコンデンサ 160 の容量 C_{160} およびバイパスコンデンサ 162 の容量 C_{162} の和、即ち、 $C_{160} + C_{162}$ の容量を有する単一のバイパスコンデンサ 160 が設けられているのと同様である。図 11、図 12 において記述したように、バイパスコンデンサ 160 の容量が大きくなるに従い、周波数 f_1 および周波数 f_3 は低くなる。従って、バイパスコンデンサ 160 の容量が大きくなることにより、高い周波数領域での安定した試験を行うことができない。そこで、抵抗器 175 を補償回路 1000 に設ける。以下に、図 13 を参照しながら抵抗器 175 の作用を記述する。

る定電圧電源回路 200 は、定電圧電源回路 100 に加え、第 2 の補償回路 200
0 を備える。補償回路 2000 は、それぞれの一端が互いに接続された抵抗器 27
7、インダクタンス部材 286 およびバイパスコンデンサ 266 を有する。抵抗器
277 の他端がインダクタンス部材 180 の定電圧印加回路側へ接続され、インダ
5 クタンス部材 286 の他端がインダクタンス部材 180 の負荷側へ接続され、バイ
パスコンデンサ 266 の他端が定電位部 150 に接続されている。

インダクタンス部材 180、インダクタンス部材 184 およびインダクタンス部
材 286 は、好適には、回路配線である。従って、インダクタンス部材 180 のイ
ンダクタンスは、定電圧印加回路 101 から負荷 130 までの回路配線の長さに依
10 る。インダクタンス部材 184 のインダクタンスは、バイパスコンデンサ 162 か
ら負荷 130 までの回路配線の長さに依る。インダクタンス部材 286 のインダク
タンスは、バイパスコンデンサ 266 から負荷 130 までの回路配線の長さに依る。
バイパスコンデンサ 266 から負荷 130 までの回路配線の長さは、バイパスコン
デンサ 162 から負荷 130 までの回路配線の長さより長い。従って、インダクタ
15 ンス部材 286 のインダクタンスは、インダクタンス部材 184 のインダクタンス
より大きい。また、定電圧印加回路 101 から負荷 130 までの回路配線の長さは、
バイパスコンデンサ 266 から負荷 130 までの回路配線の長さより長い。従って、
インダクタンス部材 180 のインダクタンスは、インダクタンス部材 286 のイン
ダクタンスより大きい。インダクタンス 182 は、インダクタンス部材 180、イ
ンダクタンス部材 184 およびインダクタンス部材 286 のインダクタンスに比較
20 して、微小である。インダクタンス部材 180、インダクタンス部材 184 および
インダクタンス部材 286 は、所望のインダクタンスを得るための特定の部材にし
てもよい。

また、バイパスコンデンサ 266 は、インダクタンス部材 286 を介して負荷 1
25 30 に接続する。従って、バイパスコンデンサ 266 は、バイパスコンデンサ 16
0 およびバイパスコンデンサ 162 よりも遠い位置に配置することができる。よっ
て、バイパスコンデンサ 266 は、バイパスコンデンサ 160 およびバイパスコン
デンサ 162 よりも物理的に大きな容量にすることができる。

図15は、インダクタンス部材380が定電圧印加回路101と負荷130との間に設けられている定電圧電源回路300を示す。インダクタンス部材380は、高い周波数領域でバイパスコンデンサ160が、定電圧印加回路101から無視される。従って、配線抵抗170とバイパスコンデンサ160とのCR回路の影響が、
5 無くなる。従って、バイパスコンデンサ160の容量を大きくした場合であっても、定電圧電源回路300は、安定した出力電圧を負荷130に印加することができる。

図16は、インダクタンス部材480が定電圧印加回路101と負荷130との間に設けられ、かつ抵抗器475がインダクタンス部材480に並列に接続されている定電圧電源回路400を示す。インダクタンス部材480および抵抗器475
10 は、高い周波数領域でバイパスコンデンサ160が、定電圧印加回路101から無視される。従って、配線抵抗170とバイパスコンデンサ160とのCR回路の影響が、無くなる。従って、バイパスコンデンサ160の容量を大きくした場合であっても、定電圧電源回路400は、安定した出力電圧を負荷130に印加することができる。

15 図17は、インダクタンス部材580が定電圧印加回路101と負荷130との間に設けられ、かつ抵抗器575がインダクタンス部材580に並列に接続され、一端を抵抗器575の負荷130側の一端に接続し、他端を定電圧部150に接続されているバイパスコンデンサ560をさらに備える定電圧電源回路500を示す。インダクタンス部材580および抵抗器575は、高い周波数領域でバイパスコン
20 デンサ160およびバイパスコンデンサ560が、定電圧印加回路101から無視される。従って、配線抵抗170とバイパスコンデンサ160、560とのCR回路の影響が無くなる。従って、定電圧電源回路500は、安定した出力電圧を負荷130に印加することができる。図1のインダクタンス部材184を回路配線にした定電圧電源回路100と実質的に同等である。

25 本発明による実施例により、定電圧電源回路が、負荷に供給される電流の変化に依らず、所定の出力電圧を負荷へ印加できる。また、負荷に供給される電流の変化に依り出力電圧が変動した場合には、帰還回路による出力電圧の帰還が電圧の変動に追従するまでの間、定電圧電源回路が十分に負荷への出力電圧を補うことができ

さらに、負荷 130 からの距離がバイパスコンデンサ 160、162 よりも遠い位置に、バイパスコンデンサ 266 が配置される。負荷 130 からの距離がバイパスコンデンサ 160、162 よりも遠いので、バイパスコンデンサ 266 はバイパスコンデンサ 160、162 よりも電極の面積の大きいコンデンサにすることができる。負荷 130 からの距離がバイパスコンデンサ 266 よりも遠い位置に、さらに、バイパスコンデンサを追加して配置してもよい。

図 20 は、図 19 のバイパスコンデンサ等に定電圧印加回路 101 から負荷 130 への回路配線を形成した状態を示す。本実施例では、インダクタンス部材 180 は、回路配線としている。また、回路配線は、負荷 130 の四辺を囲むようにしてバイパスコンデンサ 160 の一の電極と接続する枠型部と、その枠型部の回路配線から端子 190 へ向かって延びる長型部と、を有する。回路配線の枠型部は、長型部に比較してインダクタンスが微小である。従って、インダクタンス部材 180 のインダクタンスは、定電圧印加回路 101 からの出力が接続される端子 190 から回路配線の枠型部までの長型部の配線の長さ $L1$ によって決まる。回路配線の形状は、枠型または長型に限定されない。例えば、回路配線の枠型部を円形の枠型にしてもよく、負荷 130 の上やバイパスコンデンサ 160 の電極の上を四角型や円型の配線で被覆させてもよい。ただし、インダクタンス部材 180 のインダクタンスを保つために、回路配線には細長の部分が含まれることが好ましい。また、回路配線の枠型部をバイパスコンデンサ 160 の一の電極の上に重畳させるようにしてバイパスコンデンサ 160 と接続してもよい。

図 21 は、補償回路 1000 のバイパスコンデンサ 162、インダクタンス部材 184 および抵抗器 175 を形成した状態を示す。本実施例では、インダクタンス部材 184 は、回路配線としている。また、回路配線は、負荷 130 の四辺を囲むようにして形成される枠型部と、その枠型部の回路配線から端子 190 へ向かって延びる長型部と、を有する。回路配線の枠型部は、長型部に比較してインダクタンスが微小である。さらに、回路配線の枠型部は、バイパスコンデンサ 160 の一の電極の上に重畳するようにしてバイパスコンデンサ 160 と接続させている。従って、インダクタンス部材 184 のインダクタンスは、バイパスコンデンサ 162 か

- 抵抗器 277 は、バイパスコンデンサ 162 と電源端子 190 との間を接続する。本実施例のように、補償回路は、回路配線同士を重畳して形成してもよい。また、補償回路は、回路配線をバイパスコンデンサの電極上に重畳させて形成してもよい。さらに、補償回路は、回路配線を負荷上に重畳させて形成してもよい。このとき、
- 5 絶縁部材を挟むようにして重畳させることによって、回路配線、バイパスコンデンサまたは負荷は電氣的に絶縁されながら、重畳させることができる。また、絶縁部材を挟むことなしに重畳させることによって、回路配線、バイパスコンデンサまたは負荷は電氣的に接続されながら、重畳させることもできる。さらに、他の構成の補償回路は、当業者にとって容易に想到することができる。
- 10 本実施例のように、回路配線、バイパスコンデンサ、負荷または抵抗を互いに重畳させて構成してもよい。しかし、回路配線、バイパスコンデンサ、負荷または抵抗を互いに重畳させることなく横並びに配置してもよい。また、回路配線は単一の材料で構成してもよく、複数の種類の材料を繋げて形成してもよい。回路配線には、例えば、金属、ポリシリコンなどが使用される。具体的には、Al-Si、Al-Si-Cu、Cu、
- 15 Au、Ag、Pt、ドーピングされたポリシリコンなどが使用される。また、絶縁部材の材料には、ガラスなどが使用される。抵抗器も、材料に限定することなく、所望の抵抗値を得られる材料で形成できる。

- 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を
- 20 加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

産業上の利用可能性

- 上記説明から明らかなように、本発明によれば、定電圧電源回路が、負荷に供給
- 25 される電流の変化に依らず、所定の出力電圧を負荷へ印加できる。また、負荷に供給される電流の変化に依り出力電圧が変動した場合には、帰還回路による出力電圧の帰還が電圧の変動に追従するまでの間、定電圧電源回路が十分に負荷への出力電圧を補うことができる。さらに、半導体集積回路の高速化に伴う高い動作周波数の

請求の範囲

1. 負荷に対して電圧を印加する演算増幅器と出力電圧を前記演算増幅器に帰還させる帰還回路とを有する定電圧印加回路、
- 5 前記定電圧印加回路および前記負荷の間に設けられた第1インダクタンス部材並びに、
前記第1インダクタンス部材と前記負荷との間に一端が接続され、定電位部に他端が接続される第1バイパスコンデンサ、
を備えることを特徴とする定電圧電源回路。
- 10 2. 前記第1バイパスコンデンサから前記負荷までのインダクタンスが、前記定電圧印加回路から前記負荷までのインダクタンスよりも小さいことを特徴とする請求項1に記載の定電圧電源回路基板。
3. 前記第1インダクタンス部材と並列に接続する第1抵抗器を有することを特徴とする請求項1に記載の定電圧電源回路。
- 15 4. それぞれの一端が互いに接続された第2抵抗器、第2インダクタンス部材および第2バイパスコンデンサを有する補償回路をさらに備え、
前記第2抵抗器の他端が前記第1インダクタンス部材の前記定電圧印加回路側へ接続され、前記第2インダクタンス部材の他端が前記第1インダクタンス部材の前記負荷側へ接続され、前記第2バイパスコンデンサの他端が定電位部に接続されていることを特徴とする請求項1に記載の定電圧電源回路。
- 20 5. 前記第2バイパスコンデンサから前記負荷までのインダクタンスが、前記第1バイパスコンデンサから前記負荷までのインダクタンスよりも大きいことを特徴とする請求項4に記載の定電圧電源回路。
6. 前記第2バイパスコンデンサの容量は、前記第1バイパスコンデンサの容量よりも大きいことを特徴とする請求項4に記載の定電圧電源回路。
- 25 7. 前記第2インダクタンス部材のインダクタンスは、前記第1インダクタンス部材のインダクタンスよりも小さいことを特徴とする請求項4に記載の定電圧電源回路。

前記第 3 バイパスコンデンサから前記負荷までのインダクタンスが、前記第 2 バイパスコンデンサから前記負荷までのインダクタンスよりも大きいことを特徴とする請求項 1 1 に記載の定電圧電源回路。

1 3. 前記第 1 バイパスコンデンサの容量よりも、前記第 2 バイパスコンデンサの容量は大きく、前記第 2 バイパスコンデンサの容量よりも、前記第 3 バイパスコンデンサの容量は大きいことを特徴とする請求項 1 1 に記載の定電圧電源回路。

1 4. 前記第 1 インダクタンス部材のインダクタンスよりも、前記第 2 インダクタンス部材および第 3 インダクタンス部材のインダクタンスは小さく、

10 前記第 2 インダクタンス部材のインダクタンスよりも、前記第 3 インダクタンス部材は大きい、

ことを特徴とする請求項 1 1 に記載の定電圧電源回路。

1 5. 前記第 2 抵抗器の抵抗よりも、前記第 3 抵抗器の抵抗は大きいことを特徴とする請求項 1 1 に記載の定電圧電源回路。

1 6. 前記第 2 バイパスコンデンサから前記負荷までのインダクタンス、前記第 15 1 バイパスコンデンサから前記負荷までのインダクタンス、または前記第 3 バイパスコンデンサから前記負荷までのインダクタンスのうち少なくとも一方は、それぞれのバイパスコンデンサから前記負荷までの回路配線のインダクタンスであることを特徴とする請求項 1 1 に記載の定電圧電源回路。

1 7. 前記第 1 インダクタンス部材、前記第 2 インダクタンス部材または前記第 20 3 インダクタンス部材のうち少なくとも一方が、回路配線であることを特徴とする請求項 1 1 に記載の定電圧電源回路。

1 8. 前記第 2 バイパスコンデンサから前記負荷までのインダクタンス、前記第 1 バイパスコンデンサから前記負荷までのインダクタンス、および前記第 3 バイパスコンデンサから前記負荷までのインダクタンスは、それぞれ前記第 1 バイパスコンデンサ、前記第 2 バイパスコンデンサおよび前記第 3 バイパスコンデンサから前記負荷までの回路配線のインダクタンスであり、

前記第 1 インダクタンス部材、前記第 2 インダクタンス部材および前記第 3 インダクタンス部材が、回路配線であることを特徴とする請求項 1 6 または請求項 1 7

前記第 2 バイパスコンデンサから前記負荷までのインダクタンスが、それぞれ前記第 1 バイパスコンデンサから前記負荷までの回路配線のインダクタンス、および前記第 2 バイパスコンデンサから前記負荷までの回路配線のインダクタンスであり、かつ

- 5 前記第 1 インダクタンス部材および前記第 2 インダクタンス部材が、回路配線であることを特徴とする請求項 2 2 または請求項 2 3 に記載の定電圧電源回路基板。

2 5. 前記第 1 バイパスコンデンサの容量よりも、前記第 2 バイパスコンデンサの容量の方が大きいことを特徴とする請求項 2 1 に記載の定電圧電源回路基板。

- 2 6. 前記第 2 インダクタンス部材のインダクタンスが、前記第 1 インダクタンス部材のインダクタンスより小さいことを特徴とする請求項 2 1 に記載の定電圧電源回路基板。

2 7. それぞれの一端が互いに接続された第 3 抵抗器、第 3 インダクタンス部材および第 3 バイパスコンデンサを有する第 2 補償回路であって、

- 15 前記第 3 抵抗器の他端が前記第 1 インダクタンス部材の前記定電圧印加回路側へ接続され、前記第 3 インダクタンス部材の他端を前記第 1 インダクタンス部材の前記負荷側へ接続され、前記第 3 バイパスコンデンサの他端が定電位部に接続されている第 2 補償回路をさらに備え、

前記第 3 バイパスコンデンサは、前記第 2 バイパスコンデンサよりも前記負荷から遠い位置に配置されることを特徴とする請求項 2 1 に記載の定電圧電源回路基板。

- 20 2 8. 前記第 1 バイパスコンデンサから前記負荷までのインダクタンス、前記第 2 バイパスコンデンサから前記負荷までのインダクタンス、または前記第 3 バイパスコンデンサから前記負荷までのインダクタンスのうち少なくとも一方は、それぞれのバイパスコンデンサから前記負荷までの回路配線のインダクタンスであることを特徴とする請求項 2 7 に記載の定電圧電源回路基板。

- 25 2 9. 前記第 1 インダクタンス部材、前記第 2 インダクタンス部材、または前記第 3 インダクタンス部材の少なくとも一方が、回路配線であることを特徴とする請求項 2 7 に記載の定電圧電源回路基板。

3 0. 前記第 1 バイパスコンデンサから前記負荷までのインダクタンス、前記第

37. 前記第1バイパスコンデンサから前記負荷までの配線、前記第2バイパスコンデンサから前記負荷までの配線、または前記第3バイパスコンデンサから前記負荷までの配線のうち少なくとも一の配線の少なくとも一部分が、前記第1バイパスコンデンサ、前記第2バイパスコンデンサ、または前記第3バイパスコンデンサのうちの少なくとも一のバイパスコンデンサと重畳するように形成されることを特徴とする請求項22から請求項24、請求項28および請求項30のいずれかに記載の定電圧電源回路基板。

38. 前記一の配線は、前記第1バイパスコンデンサ、前記第2バイパスコンデンサ、または前記第3バイパスコンデンサのうちの少なくとも一のバイパスコンデンサの電極と電気的に接続することを特徴とする請求項37に記載の定電圧電源回路基板。

39. 前記第1バイパスコンデンサから前記負荷までの配線、前記第2バイパスコンデンサから前記負荷までの配線、または前記第3バイパスコンデンサから前記負荷までの配線のうち少なくとも一の配線の少なくとも一部分が、前記負荷と重畳するように形成されることを特徴とする請求項22から請求項24、請求項28および請求項30のいずれかに記載の定電圧電源回路基板。

40. 負荷に対して所定の電圧を印加する定電圧印加方法であって、

前記負荷に対して印加すべき電圧を生成する演算増幅器、及び前記演算増幅器が出力する出力電圧を前記演算増幅器に帰還させる帰還回路とを有する定電圧印加回路を用いて電圧を発生するステップと、

前記定電圧印加回路および前記負荷の間に設けられた第1インダクタンス部材を介して前記負荷に電圧を印加するステップと、


前記第1インダクタンス部材と前記負荷との間に一端が接続され、定電位部に他端が接続される第1バイパスコンデンサを用いて前記負荷に電流を供給するステップと、

前記第1インダクタンス部材を介して前記第1バイパスコンデンサを充電するステップと

を備えることを特徴とする定電圧印加方法。

1/16

図 1



2/16

図 2





図 3



3/16

図 4





図 5



4/16

图 6





图 7



5/16

图 8





图 9



7/16

图 1 2






图 1 3




8/16

図 1 4




10/16

図 16

400

11/16

図 17



500

12/16

図 1-8






图 1.9




14/16

図 20




15/16

図 2 1



16/16

図 2 2



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00110

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ G05F 1/56

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ G05F 1/445, 1/56, 1/613, 1/618
G01R 31/26
H03H 7/06Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2001
Kokai Jitsuyo Shinan Koho 1971-2001 Toroku Jitsuyo Shinan Koho 1994-2001

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP, 11-24766, A (NEC Corporation), 29 January, 1999 (29.01.99), right column, line 4 to left column, line 36; Fig. 4, & CN, 1208991 & KR, 99007415 & US, 6147549	1, 19, 20 2-18, 21-40
Y A	CD-ROM of the specification and drawings annexed to the request of Japanese Utility Model Application No.20332/1993 (Laid-open No.80345/1994) (Matsushita Electric Ind. Co., Ltd.), 08 November, 1994 (08.11.94), page 3; lines 18 to 26; Fig. 2 (a) (Family: none)	1, 19, 20 2-18, 21-40
Y A	JP, 9-55637, A (Nippon Avionics Co., Ltd.), 25 February, 1997 (25.02.97), page 2, right column, lines 17 to 24; Fig. 1 (Family: none)	20 1-19, 21-40
A	JP, 10-327036, A (Sanden Audio System K.K.), 08 December, 1998 (08.12.98), page 2, right column, line 41 to page 3, left column, line 16; Fig. 2 (Family: none)	1-40

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
04 April, 2001 (04.04.01)Date of mailing of the international search report
17 April, 2001 (17.04.01)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ G05F 1/56

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ G05F 1/445, 1/56, 1/613, 1/618
 G01R 31/26
 H03H 7/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996年
 日本国公開実用新案公報 1971-2001年
 日本国実用新案登録公報 1996-2001年
 日本国登録実用新案公報 1994-2001年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP, 11-24766, A (日本電気株式会社) 29. 1月. 1999 (29. 01. 99) 右欄第4行-左欄第36行, 第4図 & CN, 1208991 & KR, 99007415 & US, 6147549	1, 19, 20 2-18, 21-40
Y A	日本国実用新案登録出願5-20332号 (日本国実用新案登録出願公開6-80345号) の願書に添付した明細書及び図面の内容を記録したCD-ROM (松下電器産業株式会社) 08. 11月. 1994 (08. 11. 94) 第3頁第18行-第26行, 第2図 (a) (ファミリーなし)	1, 19, 20 2-18, 21-40

☒ C欄の続きにも文献が列举されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」 同一パテントファミリー文献

国際調査を完了した日

04. 04. 01

国際調査報告の発送日

17.04.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

牧 初

印

3V

2917

電話番号 03-3581-1101 内線 3356

(43) 国際公開日
2001年7月19日 (19.07.2001)


PCT

(10) 国際公開番号
WO 01/52012 A1

- (51) 国際特許分類: G05F 1/56 (72) 発明者: および
(75) 発明者/出願人 (米国についてのみ): 橋本 好弘
(HASHIMOTO, Yoshihiro) [JP/JP]; 〒179-0071 東京都
練馬区旭町1丁目32番1号 株式会社 アドバンテスト
内 Tokyo (JP).
- (21) 国際出願番号: PCT/JP01/00110
- (22) 国際出願日: 2001年1月12日 (12.01.2001)
- (25) 国際出願の言語: 日本語 (74) 代理人: 龍華明裕 (RYUKA, Akihiro); 〒160-0022 東京
都新宿区新宿1丁目24番12号 東信ビル6階 Tokyo (JP).
- (26) 国際公開の言語: 日本語 (81) 指定国 (国内): CN, DE, KR, US.
- (30) 優先権データ:
特願2000-3970 2000年1月12日 (12.01.2000) JP 添付公開書類:
— 国際調査報告書
- (71) 出願人 (米国を除く全ての指定国について): 株式会
社 アドバンテスト (ADVANTEST CORPORATION)
[JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号
Tokyo (JP).
2文字コード及び他の略語については、定期発行される
各PCTガゼットの巻頭に掲載されている「コードと略語
のガイダンスノート」を参照。

(54) Title: CONSTANT VOLTAGE SUPPLY CIRCUIT, SUBSTRATE OF CONSTANT VOLTAGE SUPPLY CIRCUIT, AND
METHOD OF APPLYING CONSTANT VOLTAGE

(54) 発明の名称: 定電圧電源回路、定電圧電源回路基板および定電圧印加方法



(57) Abstract: A constant voltage supply circuit comprises a constant voltage circuit, which includes an operational amplifier for applying voltage to load and a feedback circuit for feeding back output voltage to the operational amplifier, a first inductor provided between the constant voltage circuit and the load; and a first bypass capacitor having one end connected between the first inductor and the load and the other end connected to a constant potential part. A compensation circuit includes a second resistor, a second inductor, and a second bypass capacitor, which are connected together on one end. The other end of the second resistor is connected to the first inductor on the constant voltage circuit side, the other end of the second inductor is connected to the first inductor on the load side, and the other end of the second bypass capacitor is connected to the constant potential part.

[続表有]

国際調査報告

国際出願番号 PCT/JPO1/00110

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl. G05F 1/56		
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl. G05F 1/445, 1/56, 1/613, 1/618 G01R 31/26 H03H 7/06		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2001年 日本国実用新案登録公報 1996-2001年 日本国登録実用新案公報 1994-2001年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP, 11-24766, A (日本電気株式会社) 29. 1月. 1 999 (29. 01. 99) 右欄第4行-左欄第36行, 第4図 & CN, 1208991 & KR, 99007415 & US, 6147549	1, 19, 20 2-18, 21-40
Y A	日本国実用新案登録出願5-20332号 (日本国実用新案登録出 願公開6-80345号) の願書に添付した明細書及び図面の内容 を記録したCD-ROM (松下電器産業株式会社) 08. 11月. 1994 (08. 11. 94) 第3頁第18行-第26行, 第2図 (a) (ファミリーなし)	1, 19, 20 2-18, 21-40
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に関する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 04. 04. 01	国際調査報告の発送日 1 7.04.01	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 牧 初 印	3V 2917
電話番号 03-3581-1101 内線 3356		

C (続き) 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	J P, 9-55637, A (日本アビオニクス株式会社) 25. 2 月. 1997 (25. 02. 97) 第2頁右欄第17行-第24 行, 第1図 (ファミリーなし)	20 1-19, 21-40
A	J P, 10-327036, A (有限会社ザンデンオーディオシス テム) 08. 12月. 1998 (08. 12. 98) 第2頁右欄第 41行-第3頁左欄第16行, 第2図 (ファミリーなし)	1-40
A	J P, 11-153641, A (安藤電気株式会社) 08. 6月. 1999 (08. 06. 99) 第2図 (ファミリーなし)	1-40